(19)日本国特許庁(JP)

(12)公開特許公報 (A).

(11)特許出願公開番号 特開2000 — 307017

(P2000-307017A) (43)公開日 平成12年11月2日(2000.11.2)

(51) Int. Cl. '

識別記号

FΙ

テーマコート' (参考)

H01L 23/02

23/50

H01L 23/02 23/50 B 5F067

K

審査請求 未請求 請求項の数27 OL (全21頁)

(21)出願番号

特願平11-372510

(22)出願日

平成11年12月28日(1999.12.28)

(31)優先権主張番号

特願平11-38124

(32)優先日

平成11年2月17日(1999.2.17)

(33)優先権主張国

日本(JP)

(71)出願人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(72)発明者 平島 利宣

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(72)発明者 岸本 宗久

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体グループ内

(74)代理人 100085637

弁理士 梶原 辰也

最終頁に続く


(54) 【発明の名称】半導体装置およびその製造方法

(57)【要約】

【課題】 外部抵抗分を大幅に低減させる。

【解決手段】 MOSFET1は、半導体ペレット10と、MOSFET要素を電気的に外部に引き出すゲート用、ソース用インナリード35、36と、各インナリードに接続されたアウタリード37、38と、放熱性能を高めるヘッダ28と、半導体ペレット、インナリード番、ヘッダの一部を樹脂封止した樹脂封止体29とを備え、半導体ペレット10にはインナリード35、36がバンプから形成された接続部25、26で機械的かつ電気的に接続され、半導体ペレット10の反対側には樹脂封止体29から露出したヘッダ28がドレイン用接続部27で接続され、アウタリード37、38がガル・ウイング形状に屈曲されている。

【効果】 ガル・ウイング形状のアウタリードと樹脂封止体裏面のヘッダを実装基板に表面実装することで外部抵抗分を低減できかつ放熱性能を向上できる。



20

【請求項1】 主面に電界効果トランジスタ要素が作り 込まれて小形の平板形状に形成された半導体ペレット と、前記電界効果トランジスタ要素を電気的に外部に引 き出すための複数のインナリードと、前記インナリード にそれぞれ接続された各アウタリードと、放熱性能を高 めるためのヘッダと、前記インナリード群および前記へ ッダの一部を樹脂封止した樹脂封止体とを有し、前記半 導体ペレットの前記主面には前記インナリードのそれぞ れが突起状端子から形成された接続部によって機械的お よび電気的に接続され、前記半導体ペレットの前記主面 と反対側の面には前記樹脂封止体から露出した前記へッ ダが機械的および電気的に接続されており、前記アウタ リードのそれぞれがガル・ウイング形状に屈曲されてい ることを特徴とする半導体装置。

1

【請求項2】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と反対側の面にはドレイン用電極パッドが形成され、このドレイン用電極パッドが前記へッダに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項3】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と反対側の面にはソース用電極パッドが形成され、このソース用電極パッドが前記へッダに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項4】 請求の範囲第1項記載の半導体装置であって、前記複数のインナリードのうちソース用インナリードは、複数の前記突起状端子から形成された前記接続部によって前記半導体ペレットのソース用電極パッドに機械的および電気的に接続されていることを特徴とする30半導体装置。

【請求項5】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と反対側の面にはドレイン用電極パッドが形成されており、このドレイン用電極パッドが前記へッダに機械的および電気的に接続され、前記複数のインナリードのうちソース用インナリードは、複数の前記突起状端子から形成された前記接続部によって前記半導体ペレットのソース用電極パッドに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項6】 請求の範囲第1項記載の半導体装置であって、前記複数のインナリードのうちドレイン用インナリードは、複数の突起状端部から形成された前記接続部によって前記半導体ペレットのドレイン用電極パッドに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項7】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と反対側の面にはソース用電極パッドが形成されており、このソース用電極パッドが前記ヘッダに機械的および電気的に接続さ

れ、前記複数のインナリードのうちドレイン用インナリードは、複数の突起状端子から形成された前記接続部によって前記半導体ペレットのドレイン用電極パッドに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項8】 請求の範囲第1項記載の半導体装置であって、前記複数のインナリードのうちゲート用インナリードは、単数の突起状端子から形成された前記接続部によって前記半導体ペレットのゲート用電極パッドに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項9】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と反対側の面にはドレイン用電極パッドが形成されており、このドレイン用電極パッドが前記へッダに機械的および電気的に接続され、前記複数のインナリードのうちゲート用インナリードは、単数の突起状端子から形成された前記接続部によって前記半導体ペレットのゲート用電極パッドに機械的および電気的に接続されていることを特徴とする半導体装置。

【請求項10】 請求の範囲第1項記載の半導体装置であって、前記半導体ペレットの前記主面と対向して配置されたインナリード連結部に複数の前記アウタリードが接続されていることを特徴とする半導体装置。

【請求項11】 請求の範囲第1項記載の半導体装置であって、前記アウタリード群が前記樹脂封止体の互いに対向する位置の一対の側面に配置されていることを特徴とする半導体装置。

【請求項12】 主面に電界効果トランジスタが形成された半導体ペレットの表面電極に電気的に接続された複数のインナリードと、前記半導体ペレットの前記表面電極と前記インナリードとを電気的に接続する接続部と、前記半導体ペレットおよび前記インナリードを樹脂封止して形成された樹脂封止体と、前記インナリードに接続され、前記樹脂封止体の同一側面から並んで突出した複数のアウタリードと、前記半導体ペレットの前記主面と反対側の面に接合し、前記樹脂封止体の前記アウタリードの突出側の側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有し、前記ヘッダの前記半導体ペレットとの接合面と反対側の面が前記樹脂封止体から露出し、前記アウタリードが屈曲されていることを特徴とする半導体装置。

【請求項13】 請求の範囲第12項記載の半導体装置であって、前記複数のアウタリードのうち、ソース用アウタリードがゲート用アウタリードより幅広に形成されていることを特徴とする半導体装置。

【請求項14】 請求の範囲第12項記載の半導体装置であって、前記複数のインナリードのうち、ソース用インナリードが、前記半導体ペレットの前記主面と対向して配置されたソース用のインナリード連結部から複数に

50

分割されて設けられていることを特徴とする半導体装置。

【請求項15】 請求の範囲第12項記載の半導体装置であって、前記複数のインナリードのうち、ソース用インナリードが、前記半導体ペレットの前記主面と対向して配置されたソース用のインナリード連結部から複数に分割されて設けられ、前記分割による電気的抵抗増加値を前記電界効果トランジスタのオン抵抗値より小さくすることを特徴とする半導体装置。

【請求項16】 主面に電界効果トランジスタが形成さ 10 れた半導体ペレットの表面電極に電気的に接続された複 数のインナリードと、前記半導体ペレットの前記表面電 極と前記インナリードとを電気的に接続する接続部と、 前記半導体ペレットおよび前記インナリードを樹脂封止 して形成された樹脂封止体と、前記インナリードに接続 され、前記樹脂封止体の同一側面から並んで突出した複 数のアウタリードと、前記半導体ペレットの前記主面と 反対側の面に接合し、前記樹脂封止体の前記アウタリー ドの突出側の側面と反対側の側面に突出するヘッダ突出 部を備えたヘッダとを有し、前記ヘッダの前記半導体ペ 20 レットとの接合面と反対側の面が前記樹脂封止体から露 出する露出面であり、前記アウタリードが屈曲され、前 記ヘッダの前記露出面と前記アウタリードの被実装面と がほぼ同一の高さに設けられていることを特徴とする半 導体装置。

【請求項17】 請求の範囲第16項記載の半導体装置であって、前記複数のアウタリードのうち、両端部に配置された2つの前記アウタリードの外側側部間の距離と、前記ヘッダにおける前記ヘッダ突出部のアウタリード配列方向の幅とがほぼ同じ長さで形成されていること 30を特徴とする半導体装置。

【請求項18】 請求の範囲第16項記載の半導体装置であって、前記ヘッダの外周に段差部が設けられていることを特徴とする半導体装置。

【請求項19】 請求の範囲第16項記載の半導体装置であって、複数のソース用インナリードを支持するインナリード連結部が前記半導体ペレットの前記主面に対向して配置され、それぞれの前記インナリードの基端部が前記半導体ペレットの主面内側領域上に配置されていることを特徴とする半導体装置。

【請求項20】 主面に電界効果トランジスタが作り込まれて小形の平板形状に形成された半導体ペレットを準備する工程と、複数のインナリードとこれらインナリードにそれぞれ接続された各アウタリードとが連結されているリードフレームを準備する工程と、導電性および熱伝導性の良好な材料を用いて平板形状に形成されたヘッダを準備する工程と、前記各インナリードを前記半導体ペレット側の突起状端子によって形成された接続部により機械的および電気的に接続する工程と、前記ヘッダに前記半導体ペレ 50

ットの前記主面に対する反対側の面を機械的および電気的に接続する工程と、前記半導体ペレット、前記インナリード群および前記ヘッダの一部を樹脂封止して樹脂封止体を成形する工程と、複数の前記アウタリードをガル・ウイング形状に屈曲する工程とを有することを特徴とする半導体装置製造方法。

4

【請求項21】 請求の範囲第20項記載の半導体装置の製造方法であって、前記アウタリード群を前記樹脂封止体の互いに対向する位置の一対の側面に配置し、前記樹脂封止体を形成する樹脂封止工程に際に、前記樹脂封止体の形状に対応した形状を成すキャビティーに前記半導体ペレットを配置して前記アウタリード群を金型の合わせ面によって両持ちして樹脂封止することを特徴とする半導体装置の製造方法。

【請求項22】 主面に電界効果トランジスタが形成さ れた半導体ペレットを準備する工程と、複数のインナリ ードとこれらインナリードにそれぞれ電気的に接続され た複数のアウタリードとが連結されてなるリードフレー ムを準備する工程と、平板形状に形成されたヘッダを準 備する工程と、前記インナリードと前記半導体ペレット の表面電極とをインナリード側または半導体ペレット側 の突起状端子によって形成された接続部を介して電気的 に接続する工程と、前記ヘッダと前記半導体ペレットの 前記主面に対する反対側の面とを接合する工程と、前記 半導体ペレット、前記インナリード群および前記ヘッダ の一部を樹脂封止して前記ヘッダの前記半導体ペレット との接合面と反対側の面を露出させ、前記アウタリード の突出方向と反対の方向にヘッダ突出部を突出させて樹 脂封止体を形成する工程と、複数の前記アウタリードを 屈曲する工程とを有することを特徴とする半導体装置の 製造方法。

【請求項23】 請求の範囲第22項記載の半導体装置の製造方法であって、前記リードフレームとして、単一の半導体装置用領域が複数連なって設けられた多連のリードフレームを用いることを特徴とする半導体装置の製造方法。

【請求項24】 請求の範囲第22項記載の半導体装置の製造方法であって、前記リードフレームとして、単一の半導体装置用領域が、複数行×複数列のマトリクス配置で連なって設けられた前記リードフレームを用いることを特徴とする半導体装置の製造方法。

【請求項25】 請求の範囲第22項記載の半導体装置の製造方法であって、前記ヘッダと前記半導体ペレットとを接合する際に、前記半導体装置4個分に対応する4つの前記ヘッダが2行×2列配置で一体に設けられたヘッダフレームを用い、一体となった4つの前記ヘッダを4つの前記半導体ペレットに接合することを特徴とする半導体装置の製造方法。

【請求項26】 請求の範囲第22項記載の半導体装置の製造方法であって、複数の前記インナリードの基端部

を前記半導体ペレットの主面内側領域上に配置して前記 インナリードと前記半導体ペレットとを接合した後、前 記半導体ペレットと前記ヘッダとをヘッダ接合材を用い て接合し、その後、隣あった前記インナリードの間隙か ら前記ヘッダ接合材の濡れ性を検査することを特徴とす る半導体装置の製造方法。

【請求項27】 請求の範囲第22項記載の半導体装置 の製造方法であって、前記ヘッダにおける前記アウタリ ードの配列方向と同方向の幅が前記半導体ペレットの同 方向の長さより狭い前記ヘッダを用い、前記半導体ペレ 10 ットと前記ヘッダとをヘッダ接合材を用いて接合した 後、前記ヘッダの前記アウタリードの配列方向と同方向 の側部から前記ヘッダ接合材の濡れ性を検査することを 特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体製造技術に 関し、特に、高出力のMOSFET(金属酸化膜半導体 電界効果トランジスタ) に適用して有効な技術に関す

[0002]

【従来の技術】発明者が検討したところによれば、高出 力で高発熱の半導体装置の一例として、MOSFETと 呼ばれるトランジスタがあり、このMOSFETは、電 池駆動装置の電源やスイッチ、自動車電装品、モータ駆 動用制御装置等の電子機器や電気機器のあらゆる分野に 使用されている。このような高出力で高発熱のMOSF ETを述べてある例として、特闘平8-64634号公 報がある。このMOSFETは、電界効果トランジスタ (MOSFET要素)が形成され、かつ、小形の平板形 30 状に形成された半導体ペレットと、この半導体ペレット の表面電極と電気的に接続され、かつ、MOSFET要 素を電気的に外部に引き出すための複数のインナリード と、放熱性能を高めるためのヘッダと、半導体ペレッ ト、インナリード群およびヘッダの一部を樹脂封止して 形成された樹脂封止体とを備えており、半導体ペレット の回路形成面である主面には各インナリードが突起状端 子を介して機械的かつ電気的に接続されているととも に、この半導体ペレットの主面と反対側の面である裏面 にはヘッダが接合されている。

【0003】このMOSFETにおいては、各インナリ ードが半導体ペレットの表面電極に突起状端子を介して 電気的に接続されているため、ボンディングワイヤによ る電気的接続に比べて外部抵抗分を低減させることがで きる。また、ヘッダはインナリード群とは別体になって いるため、インナリードの材質に無関係に放熱性能の良 好な材質を用いてヘッダを形成することができ、それに よってヘッダの放熱性能を高めることができる。

[0004]

【発明が解決しようとする課題】ところで、前記MOS 50

FETにおいては、ボンディングワイヤの電気抵抗分お よび半導体ペレットのアルミニウム配線の電気抵抗分

(以下、外部抵抗分という。) と、半導体ペレット内部 の抵抗分(以下、内部抵抗分という。)との合計がMO SFET全体のオン抵抗になる。ここで、内部抵抗分が 大きい段階においては外部抵抗分が問題になることは殆 どなかった。ところが、技術革新が進展し、内部抵抗分 が小さくなるように改善されて外部抵抗分の大きさが全 体の50%程度を越える段階になると、外部抵抗分を無 視することができない状況になる。

【0005】前記MOSFETにおいては各インナリー ドが半導体ペレットの表面電極に突起状端子を介して電 気的に接続されているため、ボンディングワイヤによる 電気的接続に比べて外部抵抗分を低減させることができ るが、インナリードのそれぞれに接続されたアウタリー ドが長くなるため、その分、外部抵抗分の低減効果が減 少することが問題とされる。

【0006】本発明の目的は、外部抵抗分を大幅に低減 させることができる半導体装置およびその製造方法を提 20 供することにある。

【0007】本発明のその他の目的は、低熱抵抗化およ び実装高さの低減化を図る半導体装置およびその製造方 法を提供することにある。

【0008】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0009]

40

【課題を解決するための手段】本発明の半導体装置は、 主面に電界効果トランジスタ要素が作り込まれて小形の 平板形状に形成された半導体ペレットと、前記電界効果 トランジスタ要素を電気的に外部に引き出すための複数 のインナリードと、前記インナリードにそれぞれ接続さ れた各アウタリードと、放熱性能を高めるためのヘッダ と、前記インナリード群および前記ヘッダの一部を樹脂 封止した樹脂封止体とを有し、前記半導体ペレットの前 記主面には前記インナリードのそれぞれが突起状端子か ら形成された接続部によって機械的および電気的に接続 され、前記半導体ペレットの前記主面と反対側の面には 前記樹脂封止体から露出した前記ヘッダが機械的および 電気的に接続されており、前記アウタリードのそれぞれ がガル・ウイング形状に屈曲されているものである。

【0010】これにより、各インナリードを支持するイ ンナリード連結部が各接続部によって半導体ペレットに 直接的に接続されているため、ボンディングワイヤによ る電気的接続に比べて外部抵抗分を低減することができ る。また、ガル・ウイング状に形成されたアウタリード と、半導体ペレットに機械的かつ電気的に接続されたへ ッダとをプリント配線基板に表面実装することができる ため、外部抵抗分をさらに低減することができる。

【0011】なお、ヘッダはインナリード群とは別体に

なっているため、インナリードの材質に無関係に放熱性能の良好な材質を用いてヘッグを形成することにより、ヘッグの放熱性能を高めることができる。さらに、ヘッグをプリント配線基板に表面実装することにより、半導体ペレットからの熱を熱伝導によってプリント配線基板に効果的に放出することができ、その結果、放熱性能をより一層高めることができる。

【0012】また、本発明の半導体装置は、主面に電界効果トランジスタが形成された半導体ペレットの表面電極に電気的に接続された複数のインナリードと、前記半 10 導体ペレットの前記表面電極と前記インナリードとを電気的に接続する接続部と、前記半導体ペレットおよび前記インナリードを樹脂封止して形成された樹脂封止体と、前記インナリードに接続され、前記樹脂封止体の同一側面から並んで突出した複数のアウタリードと、前記半導体ペレットの前記主面と反対側の面に接合し、前記樹脂封止体の前記アウタリードの突出側の側面と反対側の側面に突出するヘッダ突出部を備えたヘッダとを有し、前記ヘッダの前記半導体ペレットとの接合面と反対側の面が前記樹脂封止体から露出し、前記アウタリード 20 が屈曲されているものである。

【0013】これにより、ヘッダにヘッダ突出部が設けられたため、ヘッダの面積を大幅に増加させることができ、したがって、半導体ペレットから発生する熱をヘッダ突出部を有したヘッダから大幅に逃がすことが可能になる。その結果、半導体装置の低熱抵抗化をさらに図ることができる。

【0014】また、本発明の半導体装置は、主面に電界 効果トランジスタが形成された半導体ペレットの表面電 極に電気的に接続された複数のインナリードと、前記半 30 導体ペレットの前記表面電極と前記インナリードとを電 気的に接続する接続部と、前記半導体ペレットおよび前 記インナリードを樹脂封止して形成された樹脂封止体 と、前記インナリードに接続され、前記樹脂封止体の同 一側面から並んで突出した複数のアウタリードと、前記 半導体ペレットの前記主面と反対側の面に接合し、前記 樹脂封止体の前記アウタリードの突出側の側面と反対側 の側面に突出するヘッダ突出部を備えたヘッダとを有 し、前記ヘッダの前記半導体ペレットとの接合面と反対 側の面が前記樹脂封止体から露出する露出面であり、前 40 記アウタリードが屈曲され、前記ヘッダの前記露出面と 前記アウタリードの被実装面とがほぼ同一の高さに設け られているものである。

【0015】また、本発明の半導体装置の製造方法は、主面に電界効果トランジスタが作り込まれて小形の平板形状に形成された半導体ペレットを準備する工程と、複数のインナリードとこれらインナリードにそれぞれ接続された各アウタリードとが連結されているリードフレームを準備する工程と、導電性および熱伝導性の良好な材料を用いて平板形状に形成されたヘッダを準備する工程 50

と、前記各インナリードを前記半導体ペレットにインナリード側または半導体ペレット側の突起状端子によって 形成された接続部により機械的および電気的に接続する 工程と、前記ヘッダに前記半導体ペレットの前記主面に 対する反対側の面を機械的および電気的に接続する工程 と、前記半導体ペレット、前記インナリード群および前 記ヘッダの一部を樹脂封止して樹脂封止体を成形する工 程と、複数の前記アウタリードをガル・ウイング形状に 屈曲する工程とを有するものである。

【0016】さらに、本発明の半導体装置の製造方法 は、主面に電界効果トランジスタが形成された半導体ペ レットを準備する工程と、複数のインナリードとこれら インナリードにそれぞれ電気的に接続された複数のアウ タリードとが連結されてなるリードフレームを準備する 工程と、平板形状に形成されたヘッダを準備する工程 と、前記インナリードと前記半導体ペレットの表面電極 とをインナリード側または半導体ペレット側の突起状端 子によって形成された接続部を介して電気的に接続する 工程と、前記ヘッダと前記半導体ペレットの前記主面に 対する反対側の面とを接合する工程と、前記半導体ペレ ット、前記インナリード群および前記へッダの一部を樹 脂封止して前記ヘッダの前記半導体ペレットとの接合面 と反対側の面を露出させ、前記アウタリードの突出方向 と反対の方向にヘッダ突出部を突出させて樹脂封止体を 形成する工程と、複数の前記アウタリードを屈曲する工 程とを有するものである。

[0017]

【発明の実施の形態】以下の実施の形態では特に必要なとき以外は同一または同様な部分の説明を原則として繰り返さない。さらに、以下の実施の形態では便宜上その必要があるときは、複数のセクションまたは実施の形態に分割して説明するが、特に明示した場合を除き、それらはお互いに無関係なものではなく、一方は他方の一部または全部の変形例、詳細、補足説明などの関係にある。また、以下の実施の形態において、要素の数など(個数、数値、量、範囲などを含む)に言及する場合、特に明示した場合および原理的に明らかに特定の数に限定される場合などを除き、その特定の数に限定されるものではなく、特定の数以上でも以下でもよいものとする。

【0018】以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図におてい、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。

【0019】本発明の実施の形態1を、図1のMOSFETの構造を示す図、図2~図8のMOSFETの製造方法を示す図を用いて説明する。

【0020】本実施の形態1の半導体装置は、MOSFET (Metal-Oxide-Semiconductor Field Effect Transistor)と呼ばれる電界効果トランジスタであり、前記M

OSFET1は、高出力で、かつ高発熱のパワーMOS トランジスタとも呼ばれるものである。

【0021】図1に示すMOSFET1の概略構成につ いて説明する。MOSFET1は、主面10aに電界効 果トランジスタが作り込まれて小形の平板形状に形成さ れた半導体ペレット10と、前記電界効果トランジスタ 要素を電気的に外部に引き出すための複数のインナリー ド35、36と、2つのインナリード35を支持するゲ ート用接続部片35a(インナリード連結部)と、ゲー ト用接続部片35aと半導体ペレット10とを電気的に 10 接続する突起状端子(バンプ)から形成されたゲート用 接続部(接続部)25と、6つのインナリード36を支 持するソース用接続部片36a(インナリード連結部) と、ソース用接続部片36aと半導体ペレット10とを 電気的に接続する突起状端子(バンプ)から形成された ソース用接続部(接続部)26と、インナリード35、 36にそれぞれ接続された各アウタリード37、38 と、放熱性能を高めるためのヘッダ28と、前記インナ リード群およびヘッダ28の一部を樹脂封止した樹脂封 止体29とからなる。

【0022】 したがって、本実施の形態 1 のMOSFE T1では、半導体ペレット10の主面10aには、イン ナリード35、36がそれぞれゲート用接続部片35 a、ソース用接続部片36aを介してバンプから形成さ れたゲート用接続部25、ソース用接続部26によって 機械的および電気的に接続されている。

【0023】さらに、半導体ペレット10の主面10a と反対側の面(以降、この面を裏面10bと呼ぶ)には 樹脂封止体29から露出するヘッダ28が機械的および 電気的に接続され、一方、アウタリード37、38のそ 30 れぞれガル・ウイング形状に屈曲されている。

【0024】なお、樹脂封止体29の内部において、半 導体ペレット10の表面電極であるゲート用電極パッド 19はゲート用のインナリード35にゲート用接続部2 5によって、半導体ペレット10の表面電極であるソー ス用電極パッド20はソース用のインナリード36にソ ース用接続部26によって、半導体ペレット10の裏面 10b (下面) に形成されたドレイン用電極パッド21 はヘッダ28にドレイン用接続部27によってそれぞれ 機械的かつ電気的に接続されている。さらに、ヘッダ2 40 8の下面すなわち半導体ペレット10との接合面28a に対する反対側の面は、樹脂封止体29の下面において 露出する露出面28 bである

【0025】ここで、本実施の形態1における本発明に 係るMOSFETは、以下に述べるような製造方法によ って製造されている。

【0026】以下、実施の形態1の半導体装置であるM OSFETの製造方法を説明する。この説明によって前 記MOSFETについての構成の詳細が明らかにされ る。

【0027】このMOSFETの製造方法においては、 図2に示されている半導体ペレット10、図3に示され ている多連リードフレーム30および図5に示されてい るヘッダ28が、半導体ペレット準備工程、リードフレ ーム準備工程およびヘッダ準備工程においてそれぞれ準 備される。

【0028】図2に示されている半導体ペレット10 は、MOSFET1の製造工程の所謂前工程においてウ エハ状態にてMOSFET要素を適宜作り込んだ後に、 小さい正方形の薄板形状に分断(ダイシング)すること により製造したものである。この半導体ペレット10は サブストレート11を備えており、サブストレート11 の上にはポリシリコンによってゲート12が下敷きシリ コン酸化膜13を介して形成されている。サブストレー ト11におけるゲート12の外側に対応するサプストレ ート11の内部には半導体拡散層部としてのソース14 が形成されており、サブストレート11の下部にはドレ イン15が形成されている。

【0029】サブストレート11の上にはCVD酸化膜 等からなる絶縁膜16がゲート12およびソース14を 被覆するように形成されており、この絶縁膜16におけ るゲート12に対向する位置にはゲート用コンタクトホ ール17が一個、ゲート12に貫通するように開設され ている。絶縁膜16におけるソース14に対向する領域 にはソース用コンタクトホール18が複数個、ゲート用 コンタクトホール17の片脇においてソース14にそれ ぞれ貫通するように開設されている。

【0030】さらに、ゲート用コンタクトホール17の 内部にはゲート用電極パッド19が形成され、各ソース 用コンタクトホール18の内部にはソース用電極パッド 20がそれぞれ形成されている。これら電極パッド1 9、20はアルミニウム系材料(アルミニウムまたはそ の合金)がスパッタリング蒸着等の手段により絶縁膜 1 6の上に被着された後に、写真食刻法によってパターン ニングされて形成されたものである。すなわち、絶縁膜 16の上に被着されたアルミニウム系材料は各コンタク トホール17、18の内部にそれぞれ充塡されるため、 この充塡部によってそれぞれ形成された電極パッド1 9、20はゲート12およびソース14とにそれぞれ電 気的に接続された状態になっている。他方、サブストレ ート11の下面にはドレイン用電極パッド21がアルミ ニウム系材料を被着されて形成されている。

【0031】ゲート用電極パッド19および複数個のソ ース用電極パッド20の上には、リンシリケートガラス やポリイミド系樹脂等の絶縁材料からなる保護膜24が 被着されており、保護膜24のゲート用電極パッド19 およびソース用電極パッド20にそれぞれ対向する位置 にはゲート用バンプ22および各ソース用バンプ23が それぞれ突設されている。これらバンプ22、23は金 (Au) 線が使用されたスタッドバンプボンディング

50

40

(SBB) 法によって形成されたものである。すなわ ち、ネイルヘッド(熱圧着)式ワイヤボンディング装置 またはネイルヘッド超音波(熱圧着)式ワイヤボンディ ング装置によって、パッドの上にワイヤ先端のボールが 圧着(第一ボンディング)された後に、ボールとワイヤ との接続部位においてワイヤが引き干切られることによ って形成されたバンプである。

11

【0032】図3に示されている多連リードフレーム3 0は、鉄ーニッケル合金や燐青銅またはヘッダ28と同 じ材質の銅合金等の導電性が良好な材料からなる薄板が 10 用いられて、打抜きプレス加工またはエッチング加工等 の手段により一体成形されている。この多連リードフレ ーム30には複数の単位リードフレーム31が一方向に 一列に並設されている。但し、図3では、一つのMOS FET分 (一単位分) のみを図示している。

【0033】単位リードフレーム31は位置決め孔32 aが開設されている外枠32を一対備えており、両外枠 32、32は所定の間隔で平行になるように配されて一 連にそれぞれ延設されている。隣合う単位リードフレー ム31、31間には一対のセクション枠33、33が両 20 外枠32、32の間に互いに平行に配されて一体的に架 設されている。これら外枠、セクション枠によって形成 される略長方形の枠体(フレーム)内に単位リードフレ ーム31が構成されている。

【0034】単位リードフレーム31において、両セク ション枠33、33の間には一対のダム部材34、34 が互いに離間されてセクション枠33に直交するように 一体的に架設されている。両ダム部材34、34の内側 端辺における一端部にはゲート用インナリード35が一 対、それぞれダム部材34と直角に一体的に突設されて30 おり、両ゲート用インナリード35、35間には矩形の 平板形状のゲート用接続部片 3 5 a が一体的に形成され ている。両ダム部材34、34の内側端辺における残り の部分にはソース用インナリード36が複数本(図示例 では六本)、同数本(同じく三本)ずつ分配されて長さ 方向に等ピッチをもってそれぞれ突設されており、対向 するソース用インナリード36群間には長方形平板形状 のソース用接続部片36aが一体的に形成されている。 図示しないが、ゲート用接続部片 3 5 a とソース用接続 部片36aの一主面の表面には錫(Sn)や金(Au) 等を用いたメッキ処理が、半導体ペレット10に突設さ れたバンプ22、23による機械的かつ電気的接続作用 が適正に実施されるように被着されている。

【0035】両ダム部材34、34の外側端辺における 両ゲート用インナリード35、35と対向する位置に は、一対のゲート用アウタリード37、37が両ゲート 用インナリード35、35の延長になるように突設され ている。両ダム部材34、34の外側端辺における各ソ ース用インナリード36と対向する位置のそれぞれに は、各ソース用アウタリード38が各ソース用インナリ 50 7が、この接着材層によって形成された状態になる。

ード36の延長になるようにそれぞれ突設されている。 そして、隣合うアウタリード同士および両セクション枠 33、33との間には、後述する樹脂封止体29の成形 に際して図6に示すレジン(モールド用樹脂)60の流 れを堰き止めるためのダム34 aがそれぞれ形成されて

【0036】以上のように構成されたリードフレームに は半導体ペレット10が、インナリードボンディング工 程において図4に示されているようにボンディングされ る。この際、多連リードフレーム30はボンディング装 置(図示せず)によって一方向に歩進送りされる。そし て、歩進送りされる多連リードフレーム30の途中に配 設されているインナリードボンディングステージにおい て、半導体ペレット10は単位リードフレーム31に下 方から対向されるとともに、各バンプ22および23が 各インナリード35および36の接続部片35a、36 aにそれぞれ整合されてボンディング工具により熱圧着 されることにより、多連リードフレーム30に組み付け られる。

【0037】すなわち、各バンプ22、23が各接続部 片35a、36aに加熱下で押接されると、バンプ2 2、23が各接続部片35a、36aに熱圧着によって 接続する。そして、半導体ペレット10のゲート用電極 パッド19および各ソース用電極パッド20と、ゲート 用インナリード35のゲート用接続部片35aおよびソ ース用インナリード36のソース用接続部片36aとの 間には、ゲート用接続部25およびソース用接続部26 がそれぞれ形成される。したがって、ゲート用接続部 2 5によってゲート用電極パッド19とゲート用インナリ ード35とが機械的かつ電気的に接続され、一方、ソー ス用接続部26によってソース用電極パッド20とソー ス用インナリード36とが機械的かつ電気的に接続され た状態になるとともに、これらの機械的接続によって半 導体ペレット10が単位リードフレーム31に機械的に 接続された状態すなわち固定的に組み付けられた状態に なる。

【0038】以上のようにして多連リードフレーム30 にインナリードボンディングされた半導体ペレット10 の反対側主面(以下、裏面10bという。)には、銅系 材料 (銅または銅合金) 等の導電性および熱伝導性の良 好な材料が用いられて図5に示されているように半導体 ペレット10よりも若干大きめの長方形の平板形状に形 .成されたヘッダ28が機械的かつ電気的に接続される。 すなわち、ヘッダ28の上面(半導体ペレット側の接合 面28a)にAgペースト等の導電性および熱伝導性の 良好な接着材が塗布された後に、半導体ペレット10の **裏面10bが当接されて接着される。これにより、半導** 体ペレット10のドレイン用電極パッド21とヘッダ2 8とを機械的かつ電気的に接続するドレイン用接続部2

【0039】以上のようにして組み立てられたヘッダ付 き半導体ペレット10と多連リードフレーム30との組 立体には、樹脂封止体成形工程においてエポキシ樹脂等 の絶縁性樹脂からなる樹脂封止体29が、図6に示され ているトランスファ成形装置50を使用されて各単位リ ードフレーム31について同時成形される。

【0040】図6に示されているトランスファ成形装置 50は、シリンダ装置等(図示せず)によって互いに型 締めされる一対の上型51と下型52とを備えており、 上型 5 1 と下型 5 2 との合わせ面 6 1 には上型キャビテ 10 ィー凹部53aと、下型キャビティー凹部53bとが互 いに協働してキャビティー53を形成するように複数組 (一組のみが図示されている。) 没設されている。

【0041】上型51の合わせ面61にはポット54が **開設されており、ポット54にはシリンダ装置(図示せ** ず)により進退されるプランジャ55が成形材料として のモールド樹脂すなわちレジン60を送給し得るように 挿入されている。下型52の合わせ面61にはカル56 がポット54との対向位置に配されて没設されている。 カル56にはレジン60をキャビティー53に注入する 20 ためのゲート57の一端部が接続されており、ゲート5 7の他端部は下型キャビティー凹部53bに接続されて いる。下型キャビティー凹部53bのゲート57と対向 する対辺にはスルーゲート58が接続されており、スル ーゲート58は隣接した下型キャビティー凹部53bの 対向辺に接続されている。スルーゲート58は上流側の キャビティー53に充塡されたレジン60を流通(スル ー) させて下流側のキャビティー53に充塡して行くよ うに構成されている。下型52の合わせ面61には逃げ 凹所 5 9 が単位リードフレーム 3 1 の厚みを逃げ得るよ 30 うに、多連リードフレーム30の外形よりも若干大きめ の長方形で、その厚さと略等しい寸法の一定深さに没設 されている。

【0042】以上のように構成されたトランスファ成形 装置50による樹脂封止体29の成形作業に際して、前 記構成にかかる組立体は下型52に没設された逃げ凹所 59内に、半導体ペレット10が下型キャビティー凹部 53b内にそれぞれ収容されるように配されてセットさ れる。

【0043】続いて、上型51と下型52とが型締めさ 40 れると、単位リードフレーム31における両セクション 枠33、33および両ダム部材34、34が上型51と 下型52との合わせ面61によって強く押さえられた状 態になるため、図6に示されているように、ヘッダ28 の下面(露出面28b)は下型キャビティー凹部53b の底面上に密着される。すなわち、両セクション枠3 3、33および両ダム部材34、34が押さえられるこ とによって全周が保持された状態になるため、ヘッダ2 8の下面はインナリード35、36群の弾性力によって 下型キャビティー凹部53bの底面に強く押接された状 50 ている。ヘッダ28の下面は樹脂封止体29の下面にお

態になる。

【0'0 4 4】その後、ポット 5 4 からプランジャ 5 5 に よってレジン60がゲート57およびスルーゲート58 を通じて各キャビティー53に順次送給されて充塡され て行く。この際、ヘッダ28の下面は下型キャビティー 凹部53bの底面に密着された状態になっていることに より、レジン60がヘッダ28の下面に漏洩することが 防止されるため、ヘッダ28の下面の外周縁に薄いレジ ンばり(レジンフラッシュ)が発生するのを防止するこ とができる。

【0045】充塡後、レジン60が熱硬化されて樹脂封 止体29が成形されると、上型51および下型52は型 **開きされるとともに、エジェクタ・ピン(図示せず)に** より樹脂封止体29が離型される。

【0046】図7は樹脂封止体成形後の多連リードフレ -ム30と樹脂封止体29との組立体を示している。こ の組立体の樹脂封止体29の内部には、半導体ペレット 10、インナリード35、36群と共に、半導体ペレッ ト10の裏面10bに結合されたヘッダ28の一部(側 面)も樹脂封止された状態になっている。この状態にお いて、ヘッダ28はその半導体ペレット側の接合面28 a と反対側の端面が樹脂封止体 2 9 の表面から露出した 状態になっている。すなわち、ヘッダ28の半導体ペレ ット側の接合面28aと反対側には樹脂封止体29から 露出した露出面28bが形成され、さらに、アウタリー ド37、38群は樹脂封止体29の長辺側の両側側面か ら直角に突出した状態になっている。

【0047】以上のようにして樹脂封止体29を成形さ れた組立体は、半田メッキ処理が施された後に、リード フレーム切断成形工程において、外枠32、セクション 枠33、ダム34aを切り落とされるとともに、アウタ リード37、38がガル・ウイング形状に屈曲される。 これにより、図1に示されているMOSFET1が製造 されたことになる。

【0048】すなわち、図1に示されているMOSFE T1のパッケージ2は、半導体ペレット10と複数本の インナリード35、36とヘッダ28の一部を樹脂封止 した樹脂封止体29および複数本のアウタリード37、 38を備えており、樹脂封止体29は長方形の平盤形状 に形成されている。アウタリード37、38は樹脂封止 休29の長辺側の二つの側面に等間隔に並べられてガル ・ウイング形状に屈曲されている。樹脂封止体29の内 部において、半導体ペレット10のゲート用電極パッド 19はゲート用インナリード35にゲート用接続部25 によって、半導体ペレット10のソース用電極パッド2 0はソース用インナリード36にソース用接続部26に よって、半導体ペレット10の裏面10bに形成された ドレイン用電極パッド21はヘッダ28にドレイン用接 続部27によってそれぞれ機械的かつ電気的に接続され 20

40

いて露出した状態で露出面28bとなっており、ヘッダ 28のこの露出面28bの外周縁にはレジンばりは発生 していない。

【0049】以上のように製造され構成されたMOSF ET1は、プリント配線基板3に図8に示されているよ うに表面実装される。すなわち、MOSFET1のゲー ト用アウタリード37はプリント配線基板3の本体4に 形成されたゲート用ランド5に、ソース用アウタリード 38はソース用ランド6に、ドレイン用電極パッド21 が接続されたヘッダ28はドレイン用ランド7にそれぞ 10 れ整合されてリフロー半田付けされる。このようにMO SFET1はプリント配線基板3に表面実装されるた め、外部抵抗分は大幅に低減されることになる。また、 ヘッダ28がプリント配線基板3のドレイン用ランド7 に半田付けされるため、外部抵抗分が大幅に低減される ばかりでなく、半導体ペレット10の発熱が熱伝導によ ってプリント配線基板3に放出されることにより、放熱 性能が大幅に向上される。

【0050】前記実施形態によれば、次の効果が得られ

【0051】1) 各インナリード35、36を半導体ペ レット10に各接続部25、26によって機械的かつ電 気的に接続することにより、ボンディングワイヤによる 電気的接続を廃止することができるため、ボンディング ワイヤによる電気的接続に比べて外部抵抗分を低減する ことができ、その結果、MOSFET1の性能を高める ことができる。

【0052】2) また、ボンディングワイヤによる接続 を廃止することにより、MOSFET1のパッケージ2 を小形軽量化することができるため、前記外部抵抗分を 30 低減する効果とあいまって、MOSFET1の性能を高 めることができる。

【0053】3) ヘッダ28がインナリード群とは別体 になっているため、インナリード35、36の材質に無 関係に放熱性能の良好な材質を用いてヘッダ28を形成 することにより、ヘッダ28の放熱性能を高めることが できる。また、インナリード35、36はヘッダ28の 材質に無関係にインナリード特性に最適の材質を選定す ることができるため、MOSFET1の品質および信頼 性をより一層高めることができる。

【0054】4) ソース用電極パッド20およびソース 用インナリード36のソース用接続部26を複数個設け ることにより、ソースに大電流を流すことができるた め、MOSFET1の性能をより一層高めることができ る。

【0055】5) ガル・ウイング形状に形成したアウタ リード37、38および半導体ペレット10を機械的か つ電気的に接続したヘッダ28をプリント配線基板3に 表面実装することにより、外部抵抗分をさらに低減する ことができるとともに、ヘッダ28の放熱性能をさらに 50 ダ28の下面すなわちヘッダ28の半導体ペレット10

向上することができる。

【0056】6) アウタリード37、38を樹脂封止体 2 9 の対向する二つの側面に分配して配置することによ り、樹脂封止体29のトランスファ成形に際してアウタ リード37、38を成形型(上型51と下型52)の合 わせ面61によって両持ちして樹脂モールドすることが でき、これにより、ヘッダ28を成形型の底面に密着さ せることができるため、樹脂封止体29から露出したへ ッダ28の露出面28bの外周縁にレジンばりが発生す るのを防止することができる。

【0057】また、ヘッダ28が曲げ加工されることな く平板形状に形成され、かつ、ヘッダ28の露出面28 bとアウタリード37、38の被実装面37a、38a とがほぼ同一高さの面であることにより、MOS.FET 1の実装高さを低くすることができる。これにより、高 い出力で、かつ、高発熱のMOSFET1においてその 実装高さに制限がある場合などにおいても、実装高さを 抑えることが可能になる。

【0058】次に、本発明の実施の形態2を、図9~図 12のMOSFETの構造を示す図、図13~図22の MOSFETの製造方法を示す図、図23~図25のM OSFETによる作用効果を説明する図、図27の比較 例のMOSFETのヘッダフレームとヘッダフレーム搭 載図を用いて説明する。

【0059】なお、図11(a)、図12、図23およ び図24(a)のそれぞれの平面図では、同一の部材を 同一のハッチングによって示している。

【0060】本実施の形態2の半導体装置であるMOS FET70は、実施の形態1のMOSFET1と同様 に、高出力かつ高発熱のパワーMOSトランジスタであ る。

【0061】なお、MOSFET70は、樹脂封止体2 9の対向する二つの側面のうち、図9(b)に示すよう に、一方の側面からはガル・ウイング形状に屈曲された 三つのソース用のアウタリード38と一つのゲート用の アウタリード37が突出し、かつ、この側面に対向する 他方の側面からは、図9 (a) に示すように平板形状の 略四角形のヘッダ突出部28cが突出している。

【0062】すなわち、本実施の形態2のMOSFET 70の前記実施の形態1のMOSFET1との外観構造 の差は、実施の形態1のMOSFET1では樹脂封止体 29の対向する両側面にガル・ウイング形状のアウタリ ード37、38を配置したのに対し、本実施の形態2の MOSFET70では樹脂封止体29の片方の側面には ガル・ウイング形状のアウタリード37、38は配置せ ず、その代わりとして、図10(a)、(b)に示すよ うに、前記片方の側面に平板形状のヘッダ突出部28c を配置したことである。

【0063】なお、MOSFET70においても、ヘッ

17

に接合する面と反対側の面には、図10(c)に示すよ うな樹脂封止体29から露出する露出面28bが形成さ

【0064】続いて、本実施の形態2のMOSFET7 0の詳細構造について説明する。

【0065】図9~図12に示すように、MOSFET 70は主面10aに電界効果トランジスタが形成された 半導体ペレット10の図2に示すゲート用電極パッド1 9 (表面電極) に電気的に接続されたゲート用のインナ リード35および図2に示すソース用電極パッド20 (表面電極) に電気的に接続されたソース用のインナリ ード36と、半導体ペレット10のゲート用電極パッド 19とインナリード35を支持するゲート用接続部片3 5 a とを電気的に接続するバンプからなる突起状端子で あるゲート用接続部25と、半導体ペレット10のソー ス用電極パッド20とインナリード36を支持するソー ス用接続部片36aとを電気的に接続するバンプからな る突起状端子であるソース用接続部26と、半導体ペレ ット10およびインナリード35、36を樹脂封止して 形成された樹脂封止体29と、インナリード35に接続 20 され、かつ樹脂封止体29の一方の側面から突出したア ウタリード37と、インナリード36に接続され、かつ 樹脂封止体29の前記側面と同一側面からアウタリード 37と並んで突出したアウタリード38と、半導体ペレ ット10の主面10aと反対側の面(裏面10b)にへ ッダ接合材である銀ペースト39 (実施の形態1のMO SFET1では、ドレイン用接続部27のこと)を介し て接合し、かつ、樹脂封止体29のアウタリード37、 38の突出側の側面と反対側の側面(他方の側面)に突 出するヘッダ突出部28cを備えたヘッダ28とからな 30

【0066】つまり、本実施の形態2のMOSFET7 0は、平板形状のヘッダ28にヘッダ突出部28cが設 けられているため、ヘッダ28の面積を大幅に増加させ ることができ、これにより、半導体ペレット10から発 生する熱をヘッダ突出部28cを有したヘッダ28から 大幅に逃がすことが可能になる。その結果、MOSFE T70の低熱抵抗化をさらに図ることができる。

【0067】なお、ヘッダ28の面積を大幅に増加させ ることができるため、電気的抵抗値を下げることがで き、これにより、前記低熱抵抗化の効果と合わせてMO SFET70の電気的特性を向上できる。

【0068】また、インナリード35、36のうち、ソ ース用のインナリード36は、半導体ペレット10の主 而10aと対向して配置されたソース用の接続部片36 a (インナリード連結部) から三本に分割されて設けら れている。つまり、図11(a)に示すように、それぞ れのインナリード35、36は、それぞれゲート用接続 部片35a(インナリード連結部)、ソース用接続部片 36a (インナリード連結部) に連結され、かつ支持さ 50 せることができ、その結果、両者の密着性を向上でき

れている。

【0069】これにより、モールド後、インナリード3 6 に繋がったアウタリード38を切断・成形する際に、 インナリード36が分割されているため、これらインナ リード36を支持しているソース用接続部片36aに掛 かる応力を分散させて緩和させることができる。その結 果、インナリード連結部であるソース用接続部片36a から突起状端子であるソース用接続部26が剝がれて接 続不良を引き起こすことを防げる。さらに、インナリー ド36が分割されて支持されていることにより、インナ リード36と樹脂封止体29との接触面積が増え、これ により、パッケージ2の内部への吸湿もしにくくなり、 その結果、MOSFET70の耐湿性を向上できる。 【0070】なお、ソース用のインナリード36が半導 体ペレット10の主面10aと対向して配置されたソー ス用のソース用接続部片36a(インナリード連結部) から三つに分割されて設けられている場合であっても、 前記分割による電気的抵抗増加値は僅かであり、この電 気的抵抗増加値は前記電界効果トランジスタのオン抵抗 値より小さいため、本実施の形態2のMOSFET70 のようにアウタリード38を複数(三本)に分割して配

【0071】また、MOSFET70はヘッダ28の半 導体ペレット10との接合面28aと反対側の面が樹脂 封止体29から露出する露出面28bであり、かつ、ア ウタリード37、38が屈曲されるとともに、ヘッダ2 8の露出面28bとアウタリード37、38の被実装面 37a、38aとがほぼ同一の高さ(アウタリード厚さ 以下)に設けられた面実装形のものである。したがっ て、MOSFET70をプリント配線基板3(図8参 照) 等に実装する際には、アウタリード差し込み形の半 導体装置とは異なり、MOSFET70を吸着保持等に よって移し換えるだけであり、実装を容易にできる。 【0072】また、本実施の形態2のMOSFET70 では複数のアウタリード37、38のうち、図24 (a) に示すように、両端部に配置された二つのアウタ リード37、38の外側側部間の距離(T)と、ヘッダ 28におけるヘッダ突出部28cのアウタリード配列方 向の幅(U)とがほぼ同じ長さで形成されている。これ は、前記プリント配線基板3に形成されている従来のフ ットパターン (基板端子) との共有化を図るものであ り、これにより、MOSFET70をプリント配線基板 3上に実装する際に、従来のフットパターンを変えるこ となく、そのまま実装することができる。

.【0073】また、図24(a)、(b)に示すよう に、ヘッダ28およびヘッダ突出部28cの外周の一部 (側面を含む少なくとも樹脂封止体29と接合する箇 所)には、段差部28fが設けられている。これによ り、樹脂封止体29とヘッダ28との接合面積を増加さ

る。したがって、樹脂封止体29へのクラックの形成を 防止でき、これにより、MOSFET70の品質のを向 上できる。

【0074】また、本実施の形態2のMOSFET70 では、三本のソース用のインナリード36を支持するソ -ス用接続部片36a(インナリード連結部)が半導体 ペレット10の主面10aの上にこれに対向して配置さ れ、かつ、それぞれのインナリード35、36の基端部 35 b、36 bが半導体ペレット10の主面10 aにお T70の製造工程においてモールドを行う前の段階で、 ヘッダ接合材である銀ペースト39の外観検査を行う際 に、図23(a)に示すように、隣合ったインナリード 間の隙間から銀ペースト39の有無を検査することを可 能にするものである。

【0075】さらに、それぞれのインナリード35、3 6の基端部35b、36bを半導体ペレット10の主面 10 aにおける内側領域上に配置することにより、図2 5に示すようにアウタリード37、38の長さ(W)を 長く形成することができる。これにより、アウタリード 20 37、38の曲げ成形時のストレスを緩和することがで きるとともに、MOSFET70の耐湿テストなどにお ける水分の半導体ペレット10までの侵入到達時間を長 くすることができ、その結果、MOSFET70の吸湿 性を向上できる。

【0076】本実施の形態2の半導体装置 (MOSFE T70)のその他の構造と、MOSFET70によって 得られるその他の作用効果については、前記実施の形態 1 で説明したものと同様であるため、その重複説明は省 略する。

【0077】次に、本実施の形態2のMOSFET70 の製造方法を、図13に示す製造プロセスフロー図にし たがって説明する。

【0078】まず、それぞれの半導体ペレット領域に電 界効果トランジスタが形成された半導体ウエハ(図示せ ず)を準備する。

【0079】続いて、図13のステップS1により、ス タッドバンプ等のバンプ形成方法を用いて、ウエハ状態 で各半導体ペレット10の図2に示すゲート用電極パッ ド19、ソース用電極パッド20にそれぞれゲート用バ 40 ンプ22、ソース用バンプ23を形成する。なお、ゲー ト用バンプ22およびソース用バンプ23は、例えば、 Auや半田等によって形成されるものである。

【0080】その後、ステップS2に示すダイシングを 行って前記半導体ウエハを切断・分離し、これにより、 図14に示すようなバンプ付け済みの個々の半導体ペレ ット10を取得する。

【0081】続いて、主面10aに電界効果トランジス 夕が形成された半導体ペレット10を準備する。

れらインナリード35、36にそれぞれ電気的に接続さ れた複数のアウタリード37、38とが連結されてなる リードフレームを準備する。

【0083】なお、本実施の形態2で用いる前記リード フレームは、単一の半導体装置用領域である単位リード フレーム31が複数連なって設けられた多連リードフレ ーム30であり、さらに、本実施の形態2においては、 前記多連リードフレーム30として、前記単一の半導体 装置用領域が、図16に示すような2行×2列のマトリ ける内側領域上に配置されている。これは、MOSFE 10 クス配置による群を一つの纏まりとするマトリクスフレ ーム40の場合を説明する。つまり、図16に示すマト リクスフレーム40は、4個分のMOSFET70を一 つの群とするものである。ただし、マトリクスフレーム 40における前記一つの群内のマトリクスの数は、2行 ×2列に限定されるものではなく、これ以外の数であっ てもよい。

> 【0084】なお、図16に示すマトリクスフレーム4 0では、四個分のMOSFET70を一つの群としたた め、区画窓 4 0 a の両側で半導体ペレット 1 0 の向きを 変える必要があり、半導体ペレット10の向きをQ点で 点対称となるような配置にしている。

【0085】また、平板形状に形成されたヘッダ28を 準備する。

【0086】本実施の形態2のMOSFET70の製造 方法では、四個のMOSFET70を一つの群として製 造するため、四個分のMOSFET70に対応する四つ のヘッダ28が2行×2列配置で一体に設けられた図1 5に示すようなヘッダフレーム41を用い、これによ り、各ヘッダ28を半導体ペレット10に接合する際に は、一体となった四つのヘッダ28を四つの半導体ペレ ット10のそれぞれに一緒に接合する(図15では、E 部に示すヘッダ28が一つのMOSFET70に使用さ れるヘッダ28である)。

【0087】さらに、一つのヘッダフレーム41には、 ヘッダ付け時のヘッダ付け装置(図示せず)のガイドと の位置決め用の丸孔28 dが四つ設けられ、そのうち、 2つの丸孔28 dがスリット28 e と連通している。

【0088】なお、MOSFET70の製造手順によれ ば、マトリクスフレーム40上に半導体ペレット10が 存在しないとヘッダ28を配置することはできず、さら に、ヘッダ28を配置できないと、モールド工程におけ るモールド装置の上型51および下型52の構造上レジ ン漏れが発生し、モールドのショット毎に上型51およ び下型52のクリーニングが必要になる。

【0089】したがって、単品構造のヘッダ28や二つ のヘッダ28を一体とした構造等のものを用いてMOS FET70を製造するのは好ましくなく、本実施の形態 2のように凹つのヘッダ28を一体としたヘッダフレー ム41を用いてMOSFET70を製造する方が好まし 【0082】また、複数のインナリード35、36とこ 50 い。さらに、四つのヘッダ28を一体としたヘッダフレ ーム41を用いることにより、単品構造のヘッダ28や 二つのヘッダ28を一体とした構造のものを用いる場合 と比べてスループットを向上できる。

【0090】また、ヘッダフレーム41を、図27

(a) の比較例のヘッダフレーム 4 2 のように一列のに 三つのヘッダ 2 8 を連結させた構造のフレームも考えられるが、この場合、半導体ペレットのサイズが小さくなると、ヘッダ 2 8 の重さにより、図 2 7 (b) に示すように、ヘッダ 2 8 が傾く可能性があるため、このような三つのヘッダ 2 8 を一列に配置したヘッダフレーム 4 2 10 も好ましくない。

【0091】その後、ステップS3に示すフリップチップにより、半導体ペレット10とマトリクスフレーム40とを接合するペレットボンディングを行う。

【0092】ここでは、図17(a)、(b)に示すように、四つの半導体ペレット10の裏面10bをそれぞれ上方に向け、四つの半導体ペレット10をマトリクスフレーム40のそれぞれの半導体装置領域のゲート用接続部片35aおよびソース用接続部片36a上に配置し、熱圧着によってペレットボンディングを行う。

【0093】すなわち、インナリード35を支持するゲート用接続部片35aと半導体ペレット10のゲート用電極パッド19(図2参照)とを、ゲート用電極パッド19に取り付けられたゲート用バンプ22(突起状端子)を熱圧着してゲート用接続部25によって接合し、これにより、ゲート用パンプ22およびゲート用接続部片35aを介してゲート用電極パッド19とインナリード35とを電気的に接続する。

【0094】同様に、インナリード36を支持するソース用接続部片36aは半導体ペレット10のソース用電 30極パッド20(図2参照)とを、ソース用電極パッド20に取り付けられたソース用バンプ23(突起状端子)を熱圧着してソース用接続部26によって接合し、これにより、ソース用バンプ23およびソース用接続部片36aを介してソース用電極パッド20とインナリード36とを電気的に接続する。

【0095】なお、図17に示す状態は、熱圧着直前の構造を示すものであり、これを熱圧着すると図17に示すソース用バンプ23が図18(b)に示すソース用接続部26となる。

【0096】その際、ゲート用バンプ22およびソース用バンプ23は、それぞれインナリード35、36に取り付けられていてもよい。また、フリップチップ実装後の半導体ペレット10の主面10aとゲート用接続部片35aおよびソース用接続部片36aとの位置関係は、図17(c)に示すものと同様になる。

【0097】つまり、本実施の形態2のMOSFET7 0では、3本のソース用のインナリード36を支持する ソース用接続部片36a(インナリード連結部)が半導 体ペレット10の主面10aの上にこれに対向して配置 50

され、かつ、各インナリード36の基端部36bが半導体ペレット10の主面10aにおける内側領域上に配置されている。さらに、1本のゲート用のインナリード35を支持するゲート用接続部片35aも半導体ペレット10の主面10a上にソース用接続部片36aと絶縁されてかつ並んで配置され、インナリード35の基端部35bも半導体ペレット10の主面10aにおける内側領域上に配置されている。

【0098】続いて、ヘッダ28の半導体ペレット10 への取り付けであるヘッダ付けを行う(ステップS 4)。

【0099】ここで、図18(a)、(b)に示すように、まず、各半導体ペレット10の裏面10bに、ヘッグ接合材である銀ペースト39を塗布する。続いて、図19(a)、(b)に示すように、4つの半導体ペレット10の各裏面10bにヘッグフレーム41の各ヘッグ28を載置する。さらに、半導体ペレット10を加圧するとともに、スクラブなどを行って、これにより、各ヘッグ28と各半導体ペレット10の裏面10bとをそれ20ぞれ銀ペースト39を介して接合する。

【0100】その後、この段階で、図23(a)に示すように、隣あったインナリード間の隙間から、およびソース用接続部片36aのインナリード配置側と反対の辺側からヘッグ接合材である銀ペースト39の濡れ性を検査する。これは、図23(a)に示すソース用接続部片36aの幅寸法Sが、半導体ペレット10の前記幅Sと対応する幅より小さく形成されているため、銀ペースト39が半導体ペレット10よりはみ出ているかどうかを確認するものであり、はみ出ている場合に合格とするものである。

【0101】さらに、マトリクスフレーム40の表裏を 反転させることにより、図23(b)に示すように、ヘッダ28のアウタリード配列方向と同方向の両側部から 銀ペースト39を外観検査する。これにより、ヘッダ28の前記両側部から銀ペースト39を外観検査し、銀ペースト39が見える場合には、銀ペースト39の濡れ性 を合格とする。これは、図23(b)に示すように、ヘッダ28において前記アウタリード配列方向と同方向の 幅(V)が半導体ペレット10の同方向の長さより狭く 形成されていることにより、銀ペースト39がヘッダ28よりはみ出ているかどうかを確認するものである。

【0102】なお、ソース用接続部片36aとゲート用接続部片35aとを半導体ペレット10より小さくすることにより、MOSFET70のプリント配線基板3(図8参照)へのリフロー実装時などに半導体ペレット10にかかる応力を緩和できる。

【0103】その後、図13に示すステップS5のモールドを行う。ここでは、図20(a)、(b)、(c)に示すように、半導体ペレット10、インナリード群お

よびヘッダ28を上型51および下型52のキャビティー53に配置し、この状態で型締めを行った後、キャビティー53にレジン60を注入して樹脂封止(モールド)する。

【0104】この際、ヘッダフレーム41がキャビティー53に対応して2×2配列であるため、フリップチップ実装後に脱落した半導体ペレット10があっても、キャビティー53からのレジン漏れの発生を防止できる。また、図21に示すように、ヘッダ28の露出面28bが上型51のキャビティー底面に密着した状態でレジン10注入が行われるため、レジン硬化後に、ヘッダ28の半導体ペレット10との接合面28aと反対側の面すなわち露出面28bを樹脂封止体29から露出させることができ、さらに、アウタリード37、38の突出方向と反対の方向にヘッダ突出部28cを突出させて樹脂封止体29を形成できる。

【0105】その後、図22(a)に示すように、複数のアウタリード37、38をマトリクスフレーム40から切断して屈曲する切断・成形を行う(ステップS

【0106】これと同時に、一体化されていたヘッダフレーム41を4つのそれぞれの丸孔28dで切断し、スリット28eを介して4つのヘッダ28に分離する。また、この切断・成形工程では、アウタリード37、38を図22(b)に示すように、ガル・ウイング形状に屈曲する。

【0107】なお、半導体ペレット10の主面10a上にソース用接続部片36aおよびゲート用接続部片35aが配置され、これらに支持されたインナリード35、36のそれぞれの基端部35b、36bも主面10a上30に配置されていることにより、アウタリード曲げ成形の際にバンプ接合部であるゲート用接続部25およひソース用接続部26に掛かる応力を低減できる。

【0108】さらに、図25に示すP部のように、ゲート用接続部片35aおよびソース用接続部片36aにそれぞれ細いリード25a、26aが設けられていることにより、アウタリード切断時に細リード25a、26aが伸びるため、前記バンプ接合部であるゲート用接続部25およびソース用接続部26に掛かる応力を緩和できる。

【0109】その結果、アウタリード切断・成形時に前 記バンプ接合部にかかる曲げ応力を緩和できる。

【0110】これにより、MOSFET70の製造を終了する。なお、MOSFET70の製造工程において、ステップS3のフリップチップからステップS6の切断・成形までは、ヘッダ28の露出面28b側を上方に向けて工程間移動させる。

【0111】ここで、本実施の形態2の半導体装置(MOSFET70)のその他の製造方法については、前記 実施の形態1のMOSFET1の製造方法と同様であ り、その重複説明は省略する。

【0112】さらに、本実施の形態2のMOSFET1の製造方法によって得られるその他の作用効果については、前記実施の形態1で説明したものと同様であるため、その重複説明は省略する。

【0113】以上、本発明者によってなされた発明を実 施の形態に基づき具体的に説明したが、本発明は前記実 施の形態に限定されるものではなく、その要旨を逸脱し ない範囲で種々変更可能であることはいうまでもない。 【0114】例えば、前記実施の形態1、2では、ソー ス用のアウタリード38が複数に分離されてそれぞれが ゲート用のアウタリード37とほぼ同様の幅で形成され ている場合を説明したが、図26の変形例のMOSFE T80のように、樹脂封止体29の両側に配置されるソ ース用のアウタリード38が一体となってゲート用のア ウタリード37より幅広に形成されていてもよい。これ により、電気的抵抗値を低減(例えば、約0.1mΩ程 度) することができ、その結果、MOSFET80の電 気的特性を向上できるとともに、放熱性も向上できる。 【0115】また、バンプ(ゲート用バンプ22やソー ス用バンプ23) は半導体ペレット側に配設するに限ら ず、インナリード側に配設してもよい。その際、前記バ ンプはSSB法によって形成するに限らず、メッキ法等 によって形成してもよい。さらに、前記バンプは金によ って形成するに限らず、半田等によって形成してもよ 610

【0116】半導体ペレット10とヘッダ28とは、銀ペースト等の導電性接着材によって接続するに限らず、半田付けによって接続してもよいし、金ー錫共晶層等によって接続してもよい。但し、半導体ペレット10のヘッダ28への導電性および放熱性を配慮して、導電性および熱伝導性の良好な材料を選定することが望ましい。【0117】ヘッダ28にはドレイン用電極パッド21を接続するに限らず、ソース用電極パッド20を接続してもよい。

【0118】ヘッダ28は半導体ペレット10にインナリードボンディング後に接続するに限らず、インナリードボンディング前またはインナリードボンディングと同時に半導体ペレット10に接続してもよい。

40 【0119】ヘッダ28の形状、大きさ、構造等は、要求される放熱性能、半導体ペレット10の性能、大きさ、形状、構造等々の諸条件に対応して選定することが望ましい。

【0120】また、ヘッダ28を形成する材料としては 銅系材料を使用するに限らず、アルミニウム系等の熱伝 導性の良好な他の金属材料を使用することができる。ま た、本発明は、IGBT (Insulating Gate Bipolar Tr ansistor) や、高出力のバイポーラトランジスタのよう な3端子のトランジスタ用パッケージにも適用できる。

【図面の簡単な説明】

50

【図1】本発明の一実施形態であるMOSFETを示しており、(a)は一部切断平面図、(b)は一部切断正面図、(c)は一部切断側面図である。

【図2】本発明の一実施形態であるMOSFETの製造方法に使用される半導体ペレットを示しており、(a) は平面図、(b) は(a) のb-b線に沿う拡大断面図である。

【図3】同じく多連リードフレームを示しており、

(a) は一部省略平面図、(b) は正面断面図である。

【図4】インナリードボンディング後を示しており、

(a) は一部省略平面図、(b) は正面断面図である。

【図5】ペレットボンディング後を示しており、(a)は一部省略平面図、(b)は正面断面図である。

【図6】樹脂封止体成形工程を示しており、(a)は一部省略正面断面図、(b)は(a)のb-b線に沿う断面図である。

【図7】樹脂封止体成形後を示しており、(a)は一部 省略平面図、(b)は正面断面図である。

【図8】本発明の一実施形態であるMOSFETの実装 後を示しており、(a)は平面図、(b)は一部切断正 20 面図である。

【図9】本発明の実施の形態2の半導体装置であるMOSFETの構造の一例を示す図であり、(a)はヘッダ突出部側から眺めた外観斜視図、(b)はアウタリード側から眺めた外観斜視図である。

【図10】図9に示すMOSFETの構造を示す図であり、(a)は平面図、(b)は正面図、(c)は底面図である。

【図11】図9に示すMOSFETの構造を示す図であり、(a) は樹脂封止体(パッケージ)を透過してその 30 内部構造を示す平面図、(b) は(a) のC-C線に沿う断面図、(c) は(a) のD-D線に沿う断面図である。

【図12】図9に示すMOSFETの樹脂封止体(パッケージ)を透過してその内部構造を示す底面図である。

【図13】図9に示すMOSFET製造工程の一例を示すプロセスフロー図である。

【図14】図9に示すMOSFETに用いられる半導体ペレットの構造の一例を示す平面図である。

【図15】図9に示すMOSFETの組み立てに用いら 40 れるヘッダフレームの構造の一例を示す平面図である。

【図16】図9に示すMOSFETの組み立てに用いられるマトリクスフレームの構造の一例を示す部分平面図である。

【図17】図9に示すMOSFETの製造工程におけるフリップチップ実装時の構造の一例を示す図であり、

(a) は部分平面図、(b) は(a) のF-F線に沿う 断面図、(c) は(a) のG部をリード側から眺めた部 分底面図である。

【図18】図9に示すMOSFETの製造工程における 50

銀ペースト付け時の構造の一例を示す図であり、(a)は部分平面図、(b)は(a)のH-H線に沿う断面図である。

【図19】図9に示すMOSFETの製造工程における ヘッダ付け時の構造の一例を示す図であり、(a)は部 分平面図、(b)は(a)のI-I線に沿う断面図であ る。

【図20】図9に示すMOSFETの製造工程における モールド時の構造の一例を示す図であり、(a)は成形 10 金型内の状態を成形金型を透過して示す部分平面図、

(b) は成形金型を型締めした際の(a)のJ-J線に沿う部分断面図、(c)は成形金型を型締めした際の(a)のK-K線に沿う部分断面図である。

【図21】成形金型を型締めした際の図20(a)のL-L線に沿う拡大部分断面図である。

【図22】図9に示すMOSFETの製造工程における 切断・成形時の構造の一例を示す図であり、(a)は部 分平面図、(b)は(a)のM-M線に沿う断面図であ

【図23】(a)、(b)は図9に示すMOSFETの 製造工程における銀ペースト塗布の検査方法の一例を示 す部分平面図である。

【図24】図9に示すMOSFETにおけるヘッダの段差部の構造の一例を示す図であり、(a)は樹脂封止体を透過して示す平面図、(b)は(a)のN-N線に沿う部分拡大断面図である。

【図25】図9に示すMOSFETに用いられるインナリードの細リードの構造の一例を示す平面図である。

【図26】本発明の図9MOSFETの変形例の構造を示す一部切断平面図である。

【図27】本発明の半導体装置であるMOSFETに対する比較例のMOSFETに用いられるヘッダフレームとそのヘッダ付け状態を示す図であり、(a)はヘッダフレームの平面図、(b)は(a)のヘッダフレームを用いてヘッダ付けを行った際の部分断面図である。

【符号の説明】

1…MOSFET、2…パッケージ、3…プリント配線 基板、4…本体、5…ゲート用ランド、6…ソース用ランド、7…ドレイン用ランド、10…半導体ペレット、10a…主面、10b…裏面、11…サブストレート、12…ゲート、13…シリコン酸化膜、14…ソース、15…ドレイン、16…絶縁膜、17…ゲート用コンタクトホール、18…ソース用コンタクトホール、19…ゲート用電極パッド、20…ソース用電極パッド、21…ドレイン用電極パッド、22…ゲート用バンプ、23…ソース用バンプ、24…保護膜、25…ゲート用接続部、26…ソース用接続部、25a、26a…細リード、27…ドレイン用接続部、28mへッグ、28a…接合面、28b…露出面、28c…ヘッグ突出部、28d…丸孔、28e…スリット、28f…段差部、29…

樹脂封止体、30…多連リードフレーム、31…単位リードフレーム、32…外枠、32a…位置決め孔、33…セクション枠、34…ダム部材、34a…ダム、35、36…インナリード、35a…ゲート用接続部片、36a…ソース用接続部片、35b、36b…基端部、37、38…アウタリード、37a、38a…被実装面、39…銀ペースト、40…マトリクスフレーム、4

0 a…区画窓、41…ヘッダフレーム、42…ヘッダフレーム、50…トランスファ成形装置、51…上型、52…下型、53…キャビティー、53a…上型キャビティー、53b…下型キャビティー、54…ポット、55…プランジャ、56…カル、57…ゲート、58…スルーゲート、59…凹所、60…レジン、61…合わせ面、70…MOSFET、80…MOSFET。


【図1】


[図1]


(a)

35a

29:










【図2】


【図12】









.




(






36a

【図18】





【図19】




(b) 39 10b 100 100 38 36 36a

[図20]







【図21】




【図25】




【図22】







【図26】



[図23]





フロントページの続き

(72)発明者 波多 俊幸 群馬県高崎市西横手町1番地1 日立東部 セミコンダクタ株式会社内 (72)発明者 ▲高▼橋 靖司

東京都小平市上水本町五丁目20番1号 株 式会社日立製作所半導体グループ内 F ターム(参考) 5F067 AA03 AB02 AB10 BA01 BA03 BA06 BB01 CA03 CA04

Ċ